Case：很多客戶從ISE切換到vivado，在使用vivado的debug遇到很多和ISE的差異，遇到了很多問題，下面的找不到debug core問題如下，

Warning：VivadoLogic Analyzer - Warning: [Labtools 27-3123] The debug hub core was notdetected at User Scan Chain 1 or 3

       Vivado中有debug hub的名詞，含義是JTAG和FPGA器件、debug core的之間接口，包括常用的ILA、VIO、IBERT、JTAG TO AXI等。

當JTAG下載FPGA后，如果找不到debug core，則會出現(xiàn)上述警告：

Xilinx推薦幾個解決方法：

• 首先檢查時鐘，vivado中連接到dbg_hub的時鐘是工具自動找到的，基于debug core的配置和連接。工程師可以通過命令connect_debug_port來修改時鐘連接，也可以通過GUI界面。

• 
  

• 確認debug core的時鐘是否是free running的時鐘，很多情況下鎖相環(huán)的輸出受到管腳控制，看起來是獨立工作，其實很多情況下鎖相環(huán)還沒有鎖定。

• 
  

• 檢查debug core的時鐘信號完整性：

如果板子的時鐘信號質量不好，比如是子板通過接插件擴展到FPGA，也會出現(xiàn)類似的問題。

• 嘗試使用其它的scanchain number:

• 
  

• 設置參數(shù)C_USER_SCAN_CHAIN  為2；

• 還可以嘗試其它的插入debugcore的方法，how？請參考ug936，很詳細！

總之，

Vivado中debug core和ISE差別很大，這個warning經(jīng)常會出現(xiàn)，請工程師遇到參考解決。

注：版權歸“FPGA那點事兒”運營團隊，轉載請注明出處。