工具軟件
FPGA開(kāi)發(fā)工具套餐搭配推薦及軟件鏈接 代碼檢查EDA工具——spyglass SystemVerilog VCS+Verdi 仿真教程 數(shù)模混合信號(hào)建模語(yǔ)言Verilog-AMS 如何將FPGA資源平民化？阿里工程師有了新突破 開(kāi)源的Bluespec SystemVerilog (BSV)語(yǔ)言表現(xiàn)如何？ 用FPGA創(chuàng)建SoC如此容易
1、Vivado 2017.4：文件大?。?6.2G；下載鏈接：https://pan./s/4772dca40698 2、Vivado 2018.2：文件大?。?7.1G；下載鏈接：https://pan./s/fc0b9873021f 3、Vivado 2018.3：文件大?。?9G；下載鏈接：https://pan./s/7fabb60727e8 4、Vivado 2019.1 和 Vitis 2019.1：文件大?。?1.4G 下載鏈接：https://pan./s/2fc6e59b9b28 5、Vivado 2019.2 和 Vitis 2019.2：文件大?。?0.8G 下載鏈接：https://pan./s/18b3cdeadc78 7、Vivado 2020.1 和 Vitis 2020.1：文件大?。?5.5G 下載鏈接：https://pan./s/4d4f97a4bfb5 8、Vivado 2020.2 和 Vitis 2020.2：文件大小：43.1G 下載鏈接：https://pan./s/500cbc556849 9、Vivado 2021.2 和 Vitis 2021.2：文件大小：72G 下載鏈接：https://pan./s/fffda999ae63 10、Vivado 2022.1 和 Vitis 2022.1：文件大小：73.8G 下載鏈接：https://pan./s/5b4571d579a1 11、Vivado 2022.2 和 Vitis 2022.2：文件大?。?9.4G 下載鏈接：https://pan./s/eaf2b15adbd8 12、Vivado 2023.1 和 Vitis 2023.1：文件大?。?10.8G 下載鏈接：https://pan./s/d6b06186a17d 13、Vivado 2023.2 和 Vitis 2023.2：文件大?。?span style="margin: 0px; padding: 0px;">103.92G 下載鏈接：https://pan./s/1ed5c192f6c0 Vivado多版本合集下載，保持更新中：https://pan./s/5a080a2104d6 Quartus-lite-17.0.0：https://pan./s/1b94a15842ea Quartus-lite-17.1.0：https://pan./s/e8bac131dbed Quartus-lite-18.0.0：https://pan./s/de504877c7f5 Quartus-lite-18.1.0：https://pan./s/b27875e28690 Quartus-lite-19.1.0：https://pan./s/a3c8c37bdd42 Quartus-lite-20.1.0：https://pan./s/8cb5c5b2a816 Quartus-lite-20.1.1：https://pan./s/380ece3a08a9 Quartus-lite-21.1.0：https://pan./s/f367b1f5f636 Quartus-lite-21.1.1：https://pan./s/d4e7f6175e54 Quartus-lite-22.1std.0.915：https://pan./s/ed145f0a321e Quartus-lite-22.1std.1.917：https://pan./s/98f2fd675815 Quartus多版本下載合集，保持更新中：https://pan./s/3b67e51f3eda 【Modesim安裝包**】：https://pan./s/f5e884e843ec
網(wǎng)站匯總了25個(gè)FPGA開(kāi)源網(wǎng)站和前10大FPGA論壇 １.fpga4fun：常用的接口，簡(jiǎn)單的項(xiàng)目 ２.OPENCORES：一個(gè)開(kāi)源的數(shù)字電路設(shè)計(jì)社區(qū)，它提供了免費(fèi)的開(kāi)源IP（知識(shí)產(chǎn)權(quán)）核心，IP核心包括處理器、總線接口、視頻、音頻和其他數(shù)字電路組件。 ３.OpenHW Group 是一個(gè)非營(yíng)利性組織，旨在促進(jìn)和推廣開(kāi)放源代碼硬件設(shè)計(jì)。 https://github.com/openhwgroup https://www./ ４.FPGACPU http://www./links.html Jan Gray 的 RISC CPU 網(wǎng)站是一個(gè)個(gè)人網(wǎng)站，展示了他在 RISC（精簡(jiǎn)指令集計(jì)算）CPU 和相關(guān) FPGA 項(xiàng)目方面的工作。 ５.FPGAARCADE https://www. ６.digilent for refernce https:///reference/start ７.ADI-ANALOGDEVICE https://github.com/analogdevicesinc/hdl https://wiki./resources/fpga/ ８.OpenCores 開(kāi)源IP聚集地，里面有大量I2C，SPI，CAN，微處理器等IP，視頻中的I2C代碼經(jīng)常會(huì)被開(kāi)源處，有Verilog和VHDL版本。 https:///projects ９.WaveDrome 代碼生成波形，突出兩個(gè)字：簡(jiǎn)單。通過(guò)波形便于整理自己的邏輯。https:/// 10. Alexforencich 提供PCIe，以太網(wǎng)，I2C，Uart等IP，具體介紹：PCIe Ethernethttp:///wiki/en/verilog/start
微信公眾號(hào)索引
Vivado合集來(lái)了（2020-2021） Vivado - 2023年文章合集來(lái)了 FPGA進(jìn)階系列文章匯總 2022年AIE/VitisHLS文章 IC技術(shù)圈期刊 2021年 匯總目錄 FPGA時(shí)序約束-匯總篇 FPGA代碼編寫(xiě)之匯總 那些事兒-匯總篇
HLS高層次綜合Vitis HLS合集來(lái)了
FPGA基礎(chǔ)之HLS FPGA HLS 的機(jī)理圖文詳解 HLS IP Library？ 用HLS實(shí)現(xiàn)Cordic算法 高層次綜合技術(shù)（HLS）原理淺析 用硬件思維描述HLS設(shè)計(jì) HLS之任務(wù)級(jí)并行編程
Vitis HLS 2022.1新特性： performance pragma Vitis嘗鮮（一） Vitis嘗鮮（二） Vitis嘗鮮（三） Vitis嘗鮮（四）-Vitis相關(guān)應(yīng)用視頻 Vitis Library你用了嗎？ 理解Vitis HLS默認(rèn)行為
Vivado HLS知識(shí)庫(kù)Vivado HLS基本流程 Vivado HLS中的數(shù)據(jù)類型 如何描述高效的C測(cè)試平臺(tái) 接口綜合 for循環(huán)的優(yōu)化 數(shù)組的優(yōu)化 針對(duì)函數(shù)的優(yōu)化 案例分析 補(bǔ)充閱讀
TCL（Tool Command Language）工具命令語(yǔ)言一文讀懂Tcl在Vivado中的應(yīng)用 用Tcl定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程 在Vivado下利用Tcl實(shí)現(xiàn)IP的高效管理 tcl腳本的應(yīng)用 Vivado中巧用Tcl命令簡(jiǎn)介 Vivado中jobs和threads的區(qū)別？ FPGA便捷開(kāi)發(fā)-TCL商店（開(kāi)源） 如何快速進(jìn)行策略掃描？
IP核FPGA開(kāi)發(fā)全攻略——IP核 基于IP核的FPGA設(shè)計(jì)方法是什么？ 手把手教你打包一個(gè)自己的Vivado IP核 Vivado下封裝IP基本知識(shí) Xilinx常用IP核配置 創(chuàng)建包含源文件的IP-帶有參數(shù) IP為什么被Locked？ FIFO的IP核 IP核之RAM FPGA浮點(diǎn)IP內(nèi)核有哪些優(yōu)勢(shì) FPGA復(fù)雜函數(shù)實(shí)現(xiàn)（冪函數(shù)、log函數(shù)、sin、cos）cordic IP 你想自己設(shè)計(jì)一個(gè)FPGA IP嗎！ IP庫(kù)新增10多個(gè)功能IP 從Xilinx FFT IP核到FPGA實(shí)現(xiàn)OFDM 以太網(wǎng)IP核代碼（verilog） 【Vivado那些事兒】-VIO原理及應(yīng)用
遠(yuǎn)程更新 FPGA遠(yuǎn)程更新/遠(yuǎn)程調(diào)試的一種簡(jiǎn)單方法 通過(guò)以太網(wǎng)加載升級(jí)FPGA程序 Xilinx平臺(tái)遠(yuǎn)程更新中FPGA讀寫(xiě)Flash設(shè)計(jì)的討論 Altera FPGA 遠(yuǎn)程升級(jí)有關(guān)的幾個(gè)IP的使用 Altera平臺(tái)遠(yuǎn)程更新中FPGA讀寫(xiě)Flash設(shè)計(jì)的討論 FPGA遠(yuǎn)程更新設(shè)計(jì)的需求分析 Xilinx 7系列FPGA Multiboot介紹-遠(yuǎn)程更新 Xilinx 7系列FPGA Multiboot介紹 淺析FPGA局部動(dòng)態(tài)可重構(gòu)技術(shù) FPGA可重構(gòu)技術(shù)——FPGA芯片 Xilinx FPGA Partial Reconfiguration 部分重配置 詳細(xì)教程 FPGA 的重構(gòu) PYNQ經(jīng)典項(xiàng)目分享| 可重配置IO 手把手教你動(dòng)態(tài)編輯Xilinx FPGA內(nèi)LUT內(nèi)容
器件如何獲取Device DNA Xilinx 7系列FPGA概覽 Xilinx推出性能更強(qiáng)的Versal AI Edge系列 揭秘英特爾? Agilex? FPGA 家族的八大特性 高速串行接口與GTXE_COMMON / GTXE_CHANNEL 問(wèn)題匯總 Xilinx 7系列FPGA 高速收發(fā)器GTX/GTH的一些基本概念 Xilinx中解決高扇出的方法 國(guó)產(chǎn)FPGA研究框架（附下載） ACAP不可不知的幾個(gè)基本概念 ACAP：不是FPGA，勝似FPGA 揭秘AIE FPGA驚爆無(wú)解漏洞 - “StarBleed”技術(shù)細(xì)節(jié)全解讀 使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處 Xilinx 3D IC技術(shù)簡(jiǎn)介 FPGA未來(lái)硬件架構(gòu)探討-NoC
開(kāi)發(fā)中的問(wèn)題VIVADO軟件問(wèn)題 Vivado Non-Project模式幾個(gè)常見(jiàn)問(wèn)題 DFX設(shè)計(jì)中的常見(jiàn)問(wèn)題 FPGA單獨(dú)下載<固化文件>的解決方案 如何把子模塊包含網(wǎng)表的RTL代碼添加到BD中 SignalTapII 內(nèi)嵌邏輯分析儀(SignalTap)原理及實(shí)例 Vivado那些事兒】ILA使用總結(jié) Riffa PCIe核簡(jiǎn)單應(yīng)用綜合和報(bào)錯(cuò)處理 Vivado下頭文件使用注意事項(xiàng) 如何查找官網(wǎng)例程及如何使用官網(wǎng)例程 Vivado下如何保護(hù)自己的源代碼 如何將vivado模塊封裝成DCP文件，以便直接例化調(diào)用？ 關(guān)于Vivado Non-project，我們應(yīng)知道的… vivado：查看各模塊資源占用情況方法 Vivado Intelligent Design Run Vivado 增量綜合流程 Vivado中增量編譯與設(shè)計(jì)鎖定 Vivado增量綜合技術(shù) Vivado設(shè)計(jì)鎖定與增量編譯（附工程）
強(qiáng)大的JTAG邊界掃描5-FPGA邊界掃描應(yīng)用
經(jīng)驗(yàn) 全面了解FPGA入門(mén)，板卡選擇以及主頻選擇，性能評(píng)估等 異步復(fù)位同步釋放機(jī)制-系統(tǒng)完美穩(wěn)定 同步復(fù)位與異步復(fù)位設(shè)計(jì)技術(shù) 無(wú)復(fù)位寄存器設(shè)計(jì)要點(diǎn) 國(guó)產(chǎn)易靈思FPGA的PLL用法集錦 同步復(fù)位和異步復(fù)位寄存器的綜合差異 FPGA復(fù)位信號(hào)設(shè)計(jì)討論 多片F(xiàn)PGA原型系統(tǒng)復(fù)位同步方法 高速度結(jié)構(gòu)設(shè)計(jì) 格雷編碼/解碼及異步FIFO的應(yīng)用 平時(shí)積累的FPGA知識(shí)點(diǎn) Sub-LVDS技術(shù)簡(jiǎn)介以及在7系列FPGA上的應(yīng)用 FIFO在flash memory里的基本概念理解 Xilinx 高速收發(fā)器Serdes深入研究 （Xilinx）FPGA中LVDS差分高速傳輸?shù)膶?shí)現(xiàn) Xilinx的分布式RAM和塊RAM——單口、雙口、簡(jiǎn)單雙口、真雙口的區(qū)別
開(kāi)源項(xiàng)目FPGA優(yōu)質(zhì)開(kāi)源項(xiàng)目 – UDP萬(wàn)兆光纖以太網(wǎng)通信 FPGA優(yōu)質(zhì)開(kāi)源項(xiàng)目– PCIE通信 FPGA優(yōu)質(zhì)開(kāi)源模塊 - SRIO FPGA優(yōu)質(zhì)開(kāi)源項(xiàng)目 - UDP RGMII千兆以太網(wǎng) 高速ADC/DAC/SDR項(xiàng)目 NIC、Router、Switch任意實(shí)現(xiàn) FPGA開(kāi)源項(xiàng)目 – UDP千兆光通信 業(yè)界第一個(gè)真正意義上開(kāi)源100 Gbps NIC Corundum介紹
方案【FPGA】基于FPGA的PCIE設(shè)計(jì) 基于LUT的DDS的設(shè)計(jì) 基于Scrubbing的空間SRAM型FPGA抗SEU系統(tǒng)設(shè)計(jì) 基于ZYNQ的光纖-以太網(wǎng)高速傳輸系統(tǒng)設(shè)計(jì) 基于FPGA的CRC校驗(yàn)碼生成器設(shè)計(jì) FPGA實(shí)現(xiàn)CAN通信 基于FPGA的CAN總線控制器的設(shè)計(jì) CAN總線介紹及FPGA實(shí)現(xiàn)方案簡(jiǎn)介 IFFT的算法推導(dǎo)及verilog代碼實(shí)現(xiàn) FPGA學(xué)習(xí)-基于FPGA的SPI協(xié)議實(shí)現(xiàn) 基于FPGA的網(wǎng)口通信設(shè)計(jì) FPGA以太網(wǎng)--UDP 基于FPGA的UDP RGMII千兆以太網(wǎng)設(shè)計(jì) 10G以太網(wǎng)接口的FPGA實(shí)現(xiàn)，你需要的都在這里 千兆以太網(wǎng) TCP， UDP協(xié)議， FPGA實(shí)現(xiàn) 同步FIFO和異步FIFO原理 高速ADC FPGA原型驗(yàn)證方案 LVDS高速ADC接口， xilinx FPGA實(shí)現(xiàn) FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口 FPGA實(shí)現(xiàn)OFDM通信——FFT與IFFT FPGA實(shí)現(xiàn)OFDM通信——FFT與IFFT（2）——調(diào)用HLS的FFT庫(kù)實(shí)現(xiàn)N點(diǎn)FFT（hls:fft） 串口協(xié)議FPGA實(shí)現(xiàn) FPGA設(shè)計(jì)EtherCAT主站的方法和常見(jiàn)問(wèn)題 SATA主機(jī)協(xié)議的FPGA實(shí)現(xiàn)之物理層設(shè)計(jì) 常用通信協(xié)議總結(jié)及FPGA實(shí)現(xiàn)（上） FPGA項(xiàng)目開(kāi)發(fā)：基于JESD204B的LMK04821芯片項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)分享 FPGA項(xiàng)目開(kāi)發(fā)：204B實(shí)戰(zhàn)應(yīng)用-LMK04821代碼詳解（二） 數(shù)模接口設(shè)計(jì)JESD204B協(xié)議、Vivado License及相關(guān)參考設(shè)計(jì) 最全的FPGA的SerDes接口 FPGA中serdes的均衡技術(shù)簡(jiǎn)介 IIC協(xié)議驅(qū)動(dòng)設(shè)計(jì) GPMC并口方案 FPGA和USB3.0通信-SDK的安裝 FPGA和USB3.0通信-FX3硬件設(shè)計(jì)簡(jiǎn)談 FPGA和USB3.0通信-USB3.0 PHY介紹 基于FPGA的數(shù)字識(shí)別-實(shí)時(shí)視頻處理的定點(diǎn)卷積神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn) MicroSAR數(shù)字接收機(jī)的FPGA實(shí)現(xiàn) 使用源碼構(gòu)建ZedBoard AD9361的vivado工程 現(xiàn)代高端FPGA的重要拼圖：HBM Xilinx 7系列FPGA入門(mén)級(jí)圖像處理-**V1 拉普拉斯算子的FPGA實(shí)現(xiàn)方法 國(guó)產(chǎn)ARM與低成本FPGA高速通信的3種方案，基于全志T3/A40i！
|
